半導体エンジニアの求人・転職情報

募集要項 2nmプロセスにおける、アナログ素子の開発。 デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、アナログデバイスの開発を行う。

必須スキル・経験 専門性： アナログデバイスのプロセス開発、及びTEG測定評価 経験： アナログデバイス(トランジスタ(RTN,1/f)、バイポーラ(diode)、容量素子(MOS,MIM)、抵抗素子(メタル、WEL、Poly)、インダクター等の開発経験。 ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス部門、...

400 万円 ～ 1200 万円

北海道千歳市千代田町2丁目16　NTT千歳ビル

募集要項 プロセス/デバイス開発用テストチップのスケジュール立案の他、プロセス技術チーム、デバイス技術チーム、試作ライン、デザインチームとの調整など、テストチップ策定および実行のあらゆる側面でご活躍頂く事になります。

必須スキル・経験 専門性：半導体プロセスに関する幅広い知識 経験： ＜必須＞ ・高いコミュニケーション能力 ・豊富なプロジェクト管理経験 ・プロセス開発用テストチップ(製品以外)の作業経験 ・PDKと設計フロー全般に関する知識 ・デザイン後の処理ステップ(リターゲット,ダミーフィル,OPC)を含むテープアウトフロー...

400 万円 ～ 1200 万円

東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル 11階

募集要項 2nmプロセスにおける、メモリー素子(SRAM, eFuse)の開発 デバイス開発を、ロジックトランジスタのベースプロセスの中で、プロセス整合させて、メモリーデバイスの開発を行う(SRAM, eFuse)。

必須スキル・経験 専門性： 専門性:メモリーデバイス開発及びTEG測定評価 経験： メモリデバイス(SRAM, eFuse)のデバイス開発の経験者 ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側と連携して業務を行った経験 求める人物像 ・大卒以上の実務・研究等の経験者または大...

400 万円 ～ 1200 万円

北海道千歳市千代田町2丁目16　NTT千歳ビル

募集要項 [1] 2nm世代、及びBeyond 2nmの先端ロジック開発における主にデバイス、論理ブロックの評価解析業務を担っていただきます。 [2] 電気特性検査(パラメトリックテスト、ファンクションテスト)を主にご担当いただき、その他メトロロジー検査データ、欠陥検査データ、その他回路図/レイアウト図など設計データを統...

必須スキル・経験 【専門性】 下記いずれかの経験がある方 評価：パラメトリックテスト、ファンクションテスト結果からデバイス特性の確認を行うことができる方 解析：電気特性テスト結果と回路設計データなど統合的に解析し、回路やプロセスの脆弱性を特定・改善することができる方 歓迎スキル・経験 テストプログラム...

400 万円 ～ 1200 万円

北海道千歳市千代田町2丁目16　NTT千歳ビル

募集要項 Chip設計に関するフロー開発と関連した最先端プロセス設計に必要な要素技術、ユーティリティの開発を担当していただきます。RTL-GDSまでの設計フローについて、リファレンスとなるフローの開発と各工程で必要となる技術をEDAベンダと協力して構築していただきます。また顧客に提供したフローについてのサポート...

必須スキル・経験 専門性：RTL-GDS設計フロー構築、ユーティリティ開発 経験：RTL-GDSフローを使用した設計経験、もしくはそのフロー構築とユーザサポート経験 先端プロセス(28nm以降)における自動配置配線ツールの設計環境構築経験 先端プロセス(28nm以降)における各EDAツールのサポート経験 (論理合成、STA、等価性検...

400 万円 ～ 1200 万円

東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル 11階

募集要項 2nm世代、及びBeyond 2nmのCMOSトランジスタおよび受動素子のデバイスモデリング、SPICEモデル開発を担っていただきます。 デバイス開発チームとの議論、モデリング用のTEG(Test Element Group)開発、デバイスの測定と評価の業務も含まれます。 ◆使用ツール Keysight MBP/ICCAP, HSPICE, Spectre、（Cadence v...

必須スキル・経験 ・以下いずれかの経験 - CMOSトランジスタまたは受動素子のモデリング経験 - SPICEシミュレーションの実務経験 -半導体デバイス開発経験 -高周波回路設計またはデバイス開発経験 ・スクリプト言語(Python, Perl, Rなど)の使用経験 歓迎スキル・経験 ・RFモデリング、1/fノイズモデリング、LLE(Local L...

400 万円 ～ 1200 万円

東京都千代田区

2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計を担っていただきます。 デバイス技術者、プロセスインテグレーション技術者、社内エキスパート(PDK、パッケージング)との連携を図り、高度なTEG設計・レイアウトを遂行、効果的な技術開発をリードしていただきます。 半導体TEG設計、Kerf設計、Mark設計、レイ...

●必須スキル・経験 ・半導体TEG設計・レイアウト(ディジタル回路論理設計、レイアウト、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell)設計)、デバイス開発、プロセスインテグレーション開発のうちどれかの経験 ・TOEICで600点以上もしくは同等程度の英語力 ・JLPTでN3、もしくは同等程度の日本語力 ...

400 万円 ～ 900 万円

北海道千歳市美々IIM-1

募集要項 次世代半導体製品を支える SRAMマクロ開発エンジニア を募集しています。メモリセル設計、周辺回路設計、レイアウト、評価・解析、歩留改善 までを一貫して担当していただきます。 単なる既存IPの利用ではなく、プロセス・デバイス・回路・レイアウト・評価結果を結び付けながら、独自のSRAM開発力を立ち上げて...

必須スキル・経験 SRAMもしくはその他メモリの開発経験 ※次世代半導体製品を支えるSRAMマクロ開発の中核メンバーとして、以下いずれかの領域で経験をお持ちの方を歓迎します。 ■SRAMセル、周辺回路、メモリマクロの設計・評価 ■SRAMマクロのレイアウト設計、レイアウト依存特性の解析 ■SPICEシミュレーションによる動作...

400 万円 ～ 1200 万円

東京都千代田区、北海道千歳市

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当して頂きます。マニュアルでのレイアウトの他に、TCL言語、SKILL言語、その他の言語でスクリプト作成してレイアウト作業をして頂きます。 先端プロセスのFEOL・BEOLレイアウトルールを理解し、カスタムセル設計可能なレベルのスキ...

必須スキル・経験 専門性：回路設計(Layout) 経験：アナログ回路設計(ハードマクロ設計)、レイアウト設計、ライブラリ作成(.v、LEF、.libなど) 先端プロセスの使用経験(28nm以降) スクリプト言語の使用経験(Python, TCL, shell, SKILLなど) (自社IP開発に対する意欲があれば尚可) 語学力：TOEIC 600以上、もしくは同等...

400 万円 ～ 1200 万円

東京都千代田区

募集要項 Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。設計フローの構築、設計サポート、Sign Off Recommendation(STA, EMIRなど)作成、リキャラクタライズなど広範囲での活躍を期待しています。

必須スキル・経験 専門性：IP開発 経験：ファウンドリでスタンダードセル・メモリ・IO・PLL IP導入・評価経験リキャラクタライズ経験 Design closure全般の知識、経験(Physical verification, DFT, Timing closure, IRDrop / EM analysis) (スタンダードセル回路開発経験があれば尚可) 語学力：TOEIC 730以上、もしく...

600 万円 ～ 1200 万円

東京都千代田区

募集要項 Fill:チップ上でより均一なパターン密度を作成するために使用されるダミー形状の仕様の作成とコーディング、及びFillセル設計を担当します。 Retargeting:下流のマスク作成に使用される最終的なウェーハ寸法に合わせて設計形状を変更するコードを作成する責任を負います。 Kerf: CD(Critical Dimension 測定...

必須スキル・経験 専門性：Re-targeting, KERF(Frame Generation), Fillに関する深い知識 経験：半導体プロセス/プロセスの前提条件/プロセスデザインルール/物理レイアウトの基本的な理解 アドバンスドノードの物理レイアウトを見て理解する能力 Linuxオペレーティングシステムや複数言語でのプログラミング(例: Pytho...

400 万円 ～ 1200 万円

東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル 11階

募集要項 1RDL（再配線）有機インターポーザーの製造技術の開発、量産立ち上げ 2シリコンインターポーザーの製造技術の開発、量産立ち上げ 33D（チップ積層）の開発、量産立ち上げ 4フリップチップパッケージ（FC-BGA）および、2.xD/3D パッケージ技術の開発、量産立上げ

必須スキル・経験 【専門性】 1パッケージ配線形成技術の関する経験を有する方 ーマイクロメータからサブミクロンレベルのリソグラフィー、銅の電解メッキ、スパッタリング成膜、樹脂コーティング、感光性樹脂での加工、レーザー加工などの経験 ー材料メーカや装置メーカでの前記プロセスの経験 2シリコンインターポーザ...

400 万円 ～ 1200 万円

北海道千歳市千代田町2丁目16　NTT千歳ビル

半導体テストチップのレイアウトDesign及び、プロセスのPPA評価用レイアウトDesignを担当していただきます。EDAツールを使ったディジタル設計全般についてRTLからテープアウトまでを実施していただきます。 また、タイミング収束、物理検証、IRdrop/EM検証などのデザイン収束にかかわる業務も担当していただきます。 設...

必須スキル・経験 専門性：RTL-GDSフローにおける設計業務、フロー構築、デザイン収束 経験：ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツールの使用経験 ・先端プロセスの使用経験(28nm以降) ・スクリプト言語の使用経験(Python, TCL, shell) ・業界標準ツールに関しての知識(Cadence/Inn...

400 万円 ～ 1200 万円

東京都千代田区麹町4丁目1番地　麹町ダイヤモンドビル 11階

募集要項 2nm世代、及びBeyond 2nmのLSIを設計するためのPDK開発の業務です。 以下のいずれかの業務を担っていただきます。 ・Pcell,およびSchematic Symbolの開発、サポート ・物理検証(DRC, LVS, ERC, PERC)ルールの開発、サポート ・寄生素子抽出(LPE)ルールの開発、サポート ・DRM(Design Rule Manual)の開発、サポ...

必須スキル・経験 ・各種PDK開発、カスタム設計フロー開発経験 歓迎スキル・経験 ・デザインルール検討・策定経験 ・物理検証手法検討経験 ・アナログ回路設計経験 ・プログラム開発(Skill/Python/Perl/Tcl等)経験 必要資格・ライセンス 大卒以上の実務・研究等の経験者または大学院(博士課程)修了以上 ※修了見込含む ...

400 万円 ～ 1200 万円

東京都千代田区

募集要項 RET(Resolution Enhancement Technology) 開発者は、基本ルールとパターニング ステップに合わせて照明形状、SMO(Source Mask Optimization)や SRAF(Sub Resolution Assist Feature) などを含めた最適化を行う責任があります。 また、Computational LithographyとしてILT (Inverse Lithography Technology)や計...

必須スキル・経験 専門性：OPC(Optical Proximity Correction), RET(Resolution Enhancement Technology), SMO(Source Mask Optimization), ILT (Inverse Lithography Technology)に関する深い知識 経験："デザイン/デバイス/デザインルール/パターニングへの理解とDTCO(Design Technology Co-Optimization)への貢...

400 万円 ～ 1200 万円

北海道千歳市千代田町2丁目16　NTT千歳ビル